采样保持电路中运算放大器的设计(2)

菜单

根据国内外研究现状，目前在国际上对釆样/保持电路的研究呈现两个趋势。其一是釆用多种不同结构，如双采样结构、时间交织结构等，在维持一定的采样精度前提下提高采样频率，并利用多种技术补偿和抑制相应的边带效应。

其二是在中频采样频率下，综合利用多种技术，削弱和消除电路的非线性因素，提高动态范围，以适于12〜14bit采样精度。

在提高S/H的线性度方面，具体包括：

1) 应用开关电容型S/H。应用于高精度ADC，开环结构的S/H电路不能提供足够的线性度。闭环结构的S/H中，电荷重分布式结构的传递函数与电容的比值相关，因而受工艺匹配度影响较大；而电容翻转式结构中电容的比值取值于其自身，与其他电容无关，因而线性度较高。国外大部分文献中采用幵关电容式结构的S/H。

2) 线性化采样开关。采样开关的非线性因素是影响S/H线性度的关键因素, 因此目前有多种技术提高其性能，如栅压提高线性化开关，栅压自举线性化开关等。

3) 应用延迟锁相环电路(Delay Lock Loop，DLL)产生低Jitter噪声的时钟信号，提高系统信噪比。精度达到12bit以上时，受时钟影响的孔径时间不确定性会引起采样点偏移，从而导致采样/保持电路信噪比降低，因此需要采用DLL技术产生更精确的片上时钟以减小孔径时间不确定性。

在提高S/H的速度方面，发展趋势可分为：文献综述

1) 采用更先进的工艺，减小MOS管沟道尺寸，提高速度。

2) 充分利用时钟周期，应用CDS(Correlated Double Sampling，相关双采样) 理论在时钟的上下边沿分别采样，在不增加过多电路结构前提下实现双倍釆样频率。

3) 根据多通道并行工作原理，应用非均匀采样理论和时间交织结构，以较大的电路尺寸和复杂度来换取足够高的速度。

综上所述，采样保持电路是本领域研究的热点。其技术难点的突破，是实现高速高精度的关键。因此，如何提高它的性能，促进高速高精度产品的研究与幵发，是我们始终都要关注的问题。

1.3 选题的意义

随着信息化时代的发展，电子技术产业数字化程度提高，以数字系统为主体的格局产生。A/D转换器作为模拟和数字电路的接口，影响力越来越大。要求也越来越高。新的模拟/数字转换技术不断出现。

计算机、数字通讯等数字系统是处理数字信号的电路系统。然而，在实际应用中，遇到的大都是连续变化的模拟量，因此，需要一种接口电路将模拟信号转换为数字信号。A/D转换器正是基于这种要求应运而生的8

数字处理系统正在飞速发展，在视频领域，高清晰度数字电视系统(HDTV) 的出现，将广播电视推向了一个更髙的台阶，HDTV的分辨率与普通电视相比至少提高了一倍。在通信领域，过去无线通信系统的设计都是静态的，只能在规定范围内的特定频段上使用专用调制器、编码器和信道协议。而软件无线电技术 (SDR)能更加灵活、有效地利用频谱，并能方便地升级和跟踪新技术，大大地推动了无线通信系统的发展。

在高精度测量领域，高级仪表的分辨率在不断提高，电流到达UA量级，电压到达mV甚至更低；在音频领域，各种高性能专业音频处理设备不断涌现，如 DVD-Audio和超级音频CD(SACD),它们能处理更高质量的音频信号。

为了满足数字系统的发展要求，A/D转换器的性能也必须不断提高，它将主要向以下几个方向发展:高转换速度:现代数字系统的数据处理速度越来越快，要求获取数据的速度也要不断提高。比如，在软件无线电系统中，A/D转换器的位置是非常关键的，它要求A/D转换器的最大输入信号频率在IGHz和5GHz之间，以目前的技术水平，还很难实现。因此，向超高速A/D转换器方向发展的趋势是清晰可见的。