- 上一篇：COMSOL脉冲涡流测厚系统参数优化设计
- 下一篇：AT89C52单片机基于max038的信号发生器设计+程序
（1）按功能分类如表1-1所示：
表1-1 功能分类
通用型 是一种集多种测量功能、多种用途于一身的万能计数器。它可测量时间间隔、频率、多周期平均值、周期、计时、累加计数等；如果配上相应的器件，就可测电流、功率、电压、电阻等电量；换不同的传感器，还可进行宽度、质量、温度、压力、速度等非电量的测量。
专用型 指只能用来测量一种功能的计数器。比如频率计数器，它只能测量高频和微波频率；时间计数器，则只能测量时间的计数器，但其精准度却很高，可达ns数量级；特种计数器，特种功能是它独具的，如倒数计数器、可逆计数器、差值计数器予置计数器等，在工业和白控技术方面有着广泛的应用。
（2）按数字频率计频段分类如表1-2所示：
表1-2 频段分类
低速频率计数器 最高计数频率＜10MHz
中速频率计数器 最高计数频率10—100MHz
高速频率计数器 最高计数频率＞100MHz
微波频率计数器 测频范围1—80GHz或更高
1.3 数字频率计的相关概念
（1）频率测量范围
数字频率计的测频范围，大部分低端从10Hz开始；高端则视具体情况而定。
（2）周期测量范围
10s一般是数字频率计的最大测量周期；而周期的最小时间，则是依据不同的频率计种类而定的。1ms则是低速通用频率的最小时间；而中速通用频率计，0．1ms则是它可以达到的最小值。
（3）晶体振荡器的频率稳定度
决定频率计测量误差重要因素就是晶体振荡器的稳定程度。描述一个晶体振荡器的基本性能，可用频率准确度、时基稳定度、日波动、秒级频率稳定度等指标来描述。
（4）输入灵敏度
输入灵敏度是指在正常工作时，测频范围内，所能保证的最小输入电压。A通道和B通道是目前通用频率计惯用的两个输入通道。灵敏度为50mV的大多是对于4通道来说的。高灵敏度的数字频率计可达到30mV、20mV。
（5）输入阻抗
输入电阻和输入电容共同组成输入阻抗。高阻和低阻是输入阻抗的主要分类。
1.4 数字频率计实现的主要方法
数字频率计的实现方法有很多种，但其主要实现方法是锁相式、混合式、直接式和直接数字式四种，本次设计主要采用的是直接测频的方法，所以其他的实现方法在此也不多加陈述分析了。
直接测频方法主要有两种：测频法和测周期法。除此之外，还有一种叫做等精度测频法，它是建立在直接测量法的基础之上得以发展的，它的闸门时间与被测信号同步，高频信号的测量是它最常用的领域。
测频法是在确定的时间Tw内,记录被测信号的变化周期数Nx，则测得的频率为：fx=Nx/Tw。测周期法需有标准信号频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数。则测得的频率为：fx=fs/Ns 。但这两种测量方法都会产生±1个字的的计数值误差。
CPLD用于设计的方法是多种多样的，但这主要取决于器件的架构。对基于PT的器件，设计者对输入的语言可选择简单的，如ABEL，也可选较为复杂的语言VHDL和Verilog。有些设计者出于简单性或经验性的考虑，喜欢基于PT而采用ABEL进行设计。然而，殊不知VHDL和Verilog更流行，相对于其他的构架和技术而言，它们显得更加灵活。为了使用宽与功能，并能严格地对时序方面有着控制，排除所选的一些特定言语，推荐使用特定方程来描述逻辑。对于使用基于LUT架构的设计者，VHDL或Verilog是专用于新设计。偶尔也在设计的顶层用原理图编辑器中提供图形视窗。但由于工艺方面的一些原因，设计方法方面的另一个差别是时序参数和布图规划的重要性。对基于PT的架构，几乎不需要一些规划和布图，因为在连接器件上的布线延时基本上近似于常数。由于性能的确定主要是在实现功能的逻辑中，所以只需要有限的时序参数即可。建立设计时，可以通过仔细地构建方程来控制。对基于LUT的器件，在布线延时方面有许多变化，并且有不同的变化方式来放置逻辑。在此情况下，非常重要的因素就是参数和布图规划的使用。文献综述